From patchwork Wed Feb 8 20:57:26 2023 Content-Type: text/plain; charset="utf-8" MIME-Version: 1.0 Content-Transfer-Encoding: 7bit X-Patchwork-Submitter: "juzhe.zhong@rivai.ai" X-Patchwork-Id: 54604 Return-Path: Delivered-To: ouuuleilei@gmail.com Received: by 2002:adf:eb09:0:0:0:0:0 with SMTP id s9csp3682915wrn; Wed, 8 Feb 2023 12:58:22 -0800 (PST) X-Google-Smtp-Source: AK7set/xcHY6QoShHQ6UylXI6U/yAMyP28QhBcHh5ELxgqR9Hwy7N5GB/8SQAhceeC8B7t+gDQpN X-Received: by 2002:a50:8719:0:b0:4aa:a4ea:cdc4 with SMTP id i25-20020a508719000000b004aaa4eacdc4mr9453168edb.12.1675889902063; Wed, 08 Feb 2023 12:58:22 -0800 (PST) ARC-Seal: i=1; a=rsa-sha256; t=1675889902; cv=none; d=google.com; s=arc-20160816; b=NW4/ZPfwAUHJm0h9YCiCwFi39XEQdSmzNgUqcPjnvECa0KPbjK6JcLCDhLsxqVWjV/ jjt39uvoSrK2xLBZ2k/2qjCaMJV8Va6ujnTB0faxPyyD7ibzqTg8ocfPxrEzxUWv32kY OhwwvfH0dgV67JOEKJ4Pqy4EuoowGQCFJqYVcdPoEIKjc1ZjtJj0Nrfw7J9S4mVOtIXg nKKEl5ZTmRmbYGnL5/NB3jPAaFpRs0F6mAr3sP7SEppW6lt9fjawcUSijSPp8bX8Ouwy 7gaD+xCl7orzQtr/AxQBOwV7n0GR6M4zYBL8B3MsJ5RjKAYsXBrkFKTROzc6OvFKfncF SOKQ== ARC-Message-Signature: i=1; a=rsa-sha256; c=relaxed/relaxed; d=google.com; s=arc-20160816; h=sender:errors-to:list-subscribe:list-help:list-post:list-archive :list-unsubscribe:list-id:precedence:feedback-id :content-transfer-encoding:mime-version:message-id:date:subject:cc :to:from:dmarc-filter:delivered-to; bh=8XVZFCpYOkoKAMxNtxPgxwmuNp5HEnmdSiIJkK2+cTs=; b=zr+xu4MQVKvWCD3LaAzdxZik+Z9zeMk+tKFMrxQxyCzHaBzkpDYsEEBxrWn4u67ajm h0N1qCyT9EL2pmz9eNu88FvYBSe79JFhJ0ehSsRW0mGQ4TzTVhQFyjA2URpTOA+isIbC YJuTdcLI2DoxyXTItUCXGGv32tKlBxiGpAX/PXvnUXxlG8K7WCkxg7AAAPgTCqooD/J8 ZceGsZLZhjayUQZf1bw+F99OoG4Q6HSs56+2z0oYamf21mqSi6oUtBi3Guu7VPG4dIJQ 4eDLMhMnECxbs1g/YghhaLY1rbl+hiAPj7T2+kKg0aasW378MarO9MzVyk4NvywfsELn dONw== ARC-Authentication-Results: i=1; mx.google.com; spf=pass (google.com: domain of gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org designates 2620:52:3:1:0:246e:9693:128c as permitted sender) smtp.mailfrom="gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org" Received: from sourceware.org (server2.sourceware.org. [2620:52:3:1:0:246e:9693:128c]) by mx.google.com with ESMTPS id h5-20020aa7c945000000b0049ffab53ab4si18995220edt.631.2023.02.08.12.58.21 for (version=TLS1_3 cipher=TLS_AES_256_GCM_SHA384 bits=256/256); Wed, 08 Feb 2023 12:58:22 -0800 (PST) Received-SPF: pass (google.com: domain of gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org designates 2620:52:3:1:0:246e:9693:128c as permitted sender) client-ip=2620:52:3:1:0:246e:9693:128c; Authentication-Results: mx.google.com; spf=pass (google.com: domain of gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org designates 2620:52:3:1:0:246e:9693:128c as permitted sender) smtp.mailfrom="gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org" Received: from server2.sourceware.org (localhost [IPv6:::1]) by sourceware.org (Postfix) with ESMTP id E3C42385B511 for ; Wed, 8 Feb 2023 20:58:09 +0000 (GMT) X-Original-To: gcc-patches@gcc.gnu.org Delivered-To: gcc-patches@gcc.gnu.org Received: from smtpbguseast1.qq.com (smtpbguseast1.qq.com [54.204.34.129]) by sourceware.org (Postfix) with ESMTPS id 5E6423858C50 for ; Wed, 8 Feb 2023 20:57:33 +0000 (GMT) DMARC-Filter: OpenDMARC Filter v1.4.2 sourceware.org 5E6423858C50 Authentication-Results: sourceware.org; dmarc=none (p=none dis=none) header.from=rivai.ai Authentication-Results: sourceware.org; spf=pass smtp.mailfrom=rivai.ai X-QQ-mid: bizesmtp76t1675889848tsveg4ed Received: from rios-cad5.localdomain ( [58.60.1.11]) by bizesmtp.qq.com (ESMTP) with id ; Thu, 09 Feb 2023 04:57:27 +0800 (CST) X-QQ-SSF: 01400000000000E0L000000A0000000 X-QQ-FEAT: bhet8yMU7vlGZm4KTIqxgbxh0w89F8Kmp+dyfPi1p8DKOODtRknN+0xbIGN9a S5+neCXBhdeMrFwzLOi1CEpoBw+NvmVvaK+CGRZ4Ph44cEc5vpUzPzqUr/nYxO535kk2vhi 9JKYo3/RKpnFjGvlRdRToBuzerDMNN8aKt1W4tsdoS6ObreoeJiQV+fgLEQgFTdx48qD32i kCCC1GiObLRskeKo/UXBiM+/LNoFDnOnlR6tvpe3QbpzGKathTWuIsvv6fjRkTWGCn8+gR2 qKIIQVfXY4s6L8BEpkZKbUmY6yHxzMq45yy/T4iG6SYUCsGvaJwvQ+uZA+WXAv8PRieTPC0 43rshWBi36nBIv0o3U6WmDrCuO0nOPwG8hdm8+MHeN+waKKKRE= X-QQ-GoodBg: 2 From: juzhe.zhong@rivai.ai To: gcc-patches@gcc.gnu.org Cc: kito.cheng@gmail.com, Ju-Zhe Zhong Subject: [PATCH] RISC-V: Add vmadc C++ API tests Date: Thu, 9 Feb 2023 04:57:26 +0800 Message-Id: <20230208205727.270442-1-juzhe.zhong@rivai.ai> X-Mailer: git-send-email 2.36.3 MIME-Version: 1.0 X-QQ-SENDSIZE: 520 Feedback-ID: bizesmtp:rivai.ai:qybglogicsvr:qybglogicsvr7 X-Spam-Status: No, score=-12.8 required=5.0 tests=BAYES_00, GIT_PATCH_0, KAM_DMARC_STATUS, RCVD_IN_DNSWL_NONE, RCVD_IN_MSPIKE_H2, SPF_HELO_PASS, SPF_PASS, TXREP autolearn=ham autolearn_force=no version=3.4.6 X-Spam-Checker-Version: SpamAssassin 3.4.6 (2021-04-09) on server2.sourceware.org X-BeenThere: gcc-patches@gcc.gnu.org X-Mailman-Version: 2.1.29 Precedence: list List-Id: Gcc-patches mailing list List-Unsubscribe: , List-Archive: List-Post: List-Help: List-Subscribe: , Errors-To: gcc-patches-bounces+ouuuleilei=gmail.com@gcc.gnu.org Sender: "Gcc-patches" X-getmail-retrieved-from-mailbox: =?utf-8?q?INBOX?= X-GMAIL-THRID: =?utf-8?q?1757297929957425332?= X-GMAIL-MSGID: =?utf-8?q?1757297929957425332?= From: Ju-Zhe Zhong gcc/testsuite/ChangeLog: * g++.target/riscv/rvv/base/vmadc_vv-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vv-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vv-3.C: New test. * g++.target/riscv/rvv/base/vmadc_vvm-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vvm-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vvm-3.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C: New test. * g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C: New test. --- .../g++.target/riscv/rvv/base/vmadc_vv-1.C | 292 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vmadc_vv-2.C | 292 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vmadc_vv-3.C | 292 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vmadc_vvm-1.C | 292 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vmadc_vvm-2.C | 292 ++++++++++++++++++ .../g++.target/riscv/rvv/base/vmadc_vvm-3.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv32-1.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv32-2.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv32-3.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv64-1.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv64-2.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vx_rv64-3.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv32-1.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv32-2.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv32-3.C | 289 +++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv64-1.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv64-2.C | 292 ++++++++++++++++++ .../riscv/rvv/base/vmadc_vxm_rv64-3.C | 292 ++++++++++++++++++ 18 files changed, 5238 insertions(+) create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C create mode 100644 gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C new file mode 100644 index 00000000000..f0f3855d0b5 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-1.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C new file mode 100644 index 00000000000..adfe4ae9fd4 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-2.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C new file mode 100644 index 00000000000..198581844c6 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vv-3.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C new file mode 100644 index 00000000000..4fae89cc404 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-1.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C new file mode 100644 index 00000000000..459634ff3c8 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-2.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C new file mode 100644 index 00000000000..a42cb444c9c --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vvm-3.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,vint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,vint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,vint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,vint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,vint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,vint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,vint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,vint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,vint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,vint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,vint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,vint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,vint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,vint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,vint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,vint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,vint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,vint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,vint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,vint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,vint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,vint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,vuint8mf8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,vuint8mf4_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,vuint8mf2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,vuint8m1_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,vuint8m2_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,vuint8m4_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,vuint8m8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,vuint16mf4_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,vuint16mf2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,vuint16m1_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,vuint16m2_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,vuint16m4_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,vuint16m8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,vuint32mf2_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,vuint32m1_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,vuint32m2_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,vuint32m4_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,vuint32m8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,vuint64m1_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,vuint64m2_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,vuint64m4_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,vuint64m8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C new file mode 100644 index 00000000000..bb2e9172a4f --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-1.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C new file mode 100644 index 00000000000..09759341f61 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-2.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C new file mode 100644 index 00000000000..26a74e2830f --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv32-3.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vv\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C new file mode 100644 index 00000000000..111edbbd24b --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-1.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C new file mode 100644 index 00000000000..6bbd96b4f9e --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-2.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C new file mode 100644 index 00000000000..117081d6c3d --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vx_rv64-3.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,size_t vl) +{ + return __riscv_vmadc(op1,op2,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C new file mode 100644 index 00000000000..a116933b1ce --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-1.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C new file mode 100644 index 00000000000..30f89ea8895 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-2.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C new file mode 100644 index 00000000000..398f9afc7fb --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv32-3.C @@ -0,0 +1,289 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vmadc\.vvm\s+v[0-9]+,\s*v[0-9]+,\s*v[0-9]+,\s*v[0-9]+\s+} 8 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C new file mode 100644 index 00000000000..d5a93ee6a76 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-1.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,vl); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C new file mode 100644 index 00000000000..f94d4258d6d --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-2.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,31); +} + + + +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetivli\s+zero,\s*31,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ diff --git a/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C new file mode 100644 index 00000000000..091817c48a4 --- /dev/null +++ b/gcc/testsuite/g++.target/riscv/rvv/base/vmadc_vxm_rv64-3.C @@ -0,0 +1,292 @@ +/* { dg-do compile } */ +/* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */ + +#include "riscv_vector.h" + +vbool64_t test___riscv_vmadc(vint8mf8_t op1,int8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint8mf4_t op1,int8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint8mf2_t op1,int8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint8m1_t op1,int8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint8m2_t op1,int8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint8m4_t op1,int8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vint8m8_t op1,int8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint16mf4_t op1,int16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint16mf2_t op1,int16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint16m1_t op1,int16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint16m2_t op1,int16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint16m4_t op1,int16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vint16m8_t op1,int16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint32mf2_t op1,int32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint32m1_t op1,int32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint32m2_t op1,int32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint32m4_t op1,int32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vint32m8_t op1,int32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vint64m1_t op1,int64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vint64m2_t op1,int64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vint64m4_t op1,int64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vint64m8_t op1,int64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint8mf8_t op1,uint8_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint8mf4_t op1,uint8_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint8mf2_t op1,uint8_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint8m1_t op1,uint8_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint8m2_t op1,uint8_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint8m4_t op1,uint8_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool1_t test___riscv_vmadc(vuint8m8_t op1,uint8_t op2,vbool1_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint16mf4_t op1,uint16_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint16mf2_t op1,uint16_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint16m1_t op1,uint16_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint16m2_t op1,uint16_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint16m4_t op1,uint16_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool2_t test___riscv_vmadc(vuint16m8_t op1,uint16_t op2,vbool2_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint32mf2_t op1,uint32_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint32m1_t op1,uint32_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint32m2_t op1,uint32_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint32m4_t op1,uint32_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool4_t test___riscv_vmadc(vuint32m8_t op1,uint32_t op2,vbool4_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool64_t test___riscv_vmadc(vuint64m1_t op1,uint64_t op2,vbool64_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool32_t test___riscv_vmadc(vuint64m2_t op1,uint64_t op2,vbool32_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool16_t test___riscv_vmadc(vuint64m4_t op1,uint64_t op2,vbool16_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + +vbool8_t test___riscv_vmadc(vuint64m8_t op1,uint64_t op2,vbool8_t carryin,size_t vl) +{ + return __riscv_vmadc(op1,op2,carryin,32); +} + + + +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m1,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m2,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m4,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */ +/* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e64,\s*m8,\s*t[au],\s*m[au]\s+vmadc\.vxm\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v[0-9]+\s+} 2 } } */